SJ/T 11702-2018 半导体集成电路串行外设接口测试方法

SJ/T 11702-2018.Semiconductor integrated circuits Measuring methods for serial peripheral interface.
1范围
SJ/T 11702规定了半导体集成电路串行外设接口测试方法。
SJ/T 11702适用于半导体集成电路串行外设接目电特性及功能验证。
2规范性引用文件
下列文件对于术文的应明是必不可少的。凡是注日期的引用文传做注N期的版本适用于本文件。凡是不注日期的引用之年，其最新版本(包括所有的修改单)适用于本文得。
GB/T 17574-1998半号体第2部分:数字渠成电路
3术语和定义
下列木语和定适用于中文体
3.1
串行外设验内serial perpheral interft es
器件间总到协议，实现芯专间的快速，同步，个4通位。由个主机动步时钟，选择对应的从机寻址。E 更明在EEPPOM，FLASH, 实时时中，模数(AD)转换器。
3.2
总线sPions
一种高速、同步、经欢工的通信总线。以主从方式工作，在芯片管脚上占用四根线。它们分别是数据输入(SD、数据输出(SD0)、时钟(SCLK)、 片选(CS)。 其各自定义痛下所承:
a)数据输入(SD0: 心的设备输出数据，输入从设备先成装据传论，
b)数据输出(SDO): 由从设备输出数据，输入王设备成数据传输;
c)时钟(SCLK): 由主设备产生，提做的钟脉官的信;
d)片选(CS): 由主设备控制的信号。可以控制芯片是否被选中，只有片选信号为预先规定的使能信号时，对此芯片的操作才有效。

标准下载地址：